今更ながら、Verilog HDLを覚えるのに、TerasicのDE0をプログラミング中w
前の会社にいたときは、良くわからなかったけれどねwww
バイト先で色々とやるうちに、『意外と…。』と『あれ?もしかして…。』という感覚に陥りまして。
もしかしたら、当時に比べてわかるかも…なんてね。
で、バイト先の時間の合間にパチパチとキーボードを打ちつつ、動作確認と。
写真の本を買って、ボードも(オークションでw)購入してもらって、一からお勉強です。
写真の本て、意外と適当なのねw
前情報で、ブロッキング代入とノンブロッキング代入をわかっていないとありましたが、
確かにそのようです。
それ以外にも、説明文でのボタンとプログラム上のボタン指示違いとか、
写真のちょうどデジタルクロックを組んでいるところも、どう考えても動作がおかしいのです。
普通、クリアをするのであれば、オールクリアでしょう。
んで、分を設定するならば、不用意に時は動いちゃいかんでしょうw
逆に時を設定するならば、不用意に分が動いちゃいかんでしょうw
色々といじくりまわして、分の設定で正しくキャリーアウトで時が動き、
時の設定で分が動かないように直しました(^^)
回路図で見れば、なるほど!と思いますし、回路図とプログラムの関係もうっすらとわかるのですが、
何もない状態からプログラムだけで組もうとすると…まだまだ難しいw
また、この本ではビット幅指定していないものもある(単純に0とか1とか記述)ので、
その辺も気を付けないと、エラー吐きまくりますwww
パラメータでの指定もビット幅指定していないものもあるので、
最初はなぜエラーなのかわかりませんでした。
なんせ、外国人に画面上で怒られるようなもんですしw
画面見ながら、「日本語で言え!日本語で!!」なんて思ったり思わなかったり。
翻訳で聞いてみれば、ビット幅がおかしい!ってお怒りなんですが、
いくら値をビット幅指定しても、お気に召さないようでして、
とにかくエラーになります(^^;
で、いろいろと調べていると…。
おかしかったのは、指定した値のビット幅ではなく…。
入れ物の方のビット幅が指定されていないため、お怒りになっていたようです。
超入門なんて書いてありますが…。
私のように初心者が一人でやると、途中で挫折しますwww
ていうか、書いている人がわかっているのかな?
自分で実際に動かしてみたんかな??
まさか、これらのトラップも「習うより、慣れろ。」ってことなのか?w
それにしても、手抜きしすぎじゃろ。
なんとなく、とりあえず自分が知っているVerilogを書いときゃ、本が売れて収入がウハウハwなんて意図が少し?見え隠れするような気がします。
初心者には、もっときっちりとしたものの方が良い気がしますね。
なんせ、エラーやワーニングなど初心者にはわかりづらいのですから。
最近の私の忘却曲線は日に日に急傾斜になっていくので、
毎日でもやっていないと忘れそうですorz
まだまだ、道は長いのね。
一般生活ではなんの役にも立ちませんが、汎用ロジックIC組んでなんて面倒くさいーなんて思うことがあれば、FPGAでもCPLDでも便利かもしれません。
いったいいつになったら、バイトで役に立つくらい覚えられるのやら…。
Posted at 2015/04/17 21:35:09 | |
トラックバック(0) |
アルバイト | 日記