ちゃきE12のブログ一覧

フロントのスピーカーの製作も終わり、中華リレーアッテネータのお陰で、とりあえずの安定システムの構築は出来ました。

今後のプランとして、

①まずは、やなさんのDAI4基板（クロックジェネレータ搭載）とDSD原理基板４枚使ったDACの作成。

②TAユニットの自作

③DAC出力からアンプまでの完全フルバランス6ch化

④その為に6chバランス対応リレーアッテネータの自作

今後のプランはこんな感じですかね。

まずは①の実行です。

長らく、停滞してましたが、

これを車載する方向で動きます。
その後②のTAに移るんですが、ちょっと懸念材料が・・・・


こないだ、nakama→さんとプチOFFした時まで全然気がついて居なかったのですが、スコカーとツイーターの特性と思い込んで居た女性ボーカルの高音部の耳に刺さる感じ・・・・（マクロスFのランカとシェリルが特にきつい）

DSDでは全く感じ無い・・・・セリーヌ・ディオンもかなり高音出ていると思うけど全く・・・・

つまり、PCM音源全般にこの現象に陥るみたい。

考えられる原因は、
①そもそもPCMの音源の特性？
②AK4137のDSD変換
③ラズパイの再生（volumio)
④COMBO384の特性？
⑤全部DSDに変換してDACに通してるので考え憎いけど、DACチップAK4495の特性？


①と②は既に調べてあって、
①はナビに同じ音源を突っ込んで再生させても、刺さる感じは無い。
②はAK4137をPCM768kHz変換にしてもやはり耳に刺さるのは同じ。

次の機会にAK4137を通さず直接DACに通してみたいと思います。



この問題が解らないとAK4137を通して良いのか解らず、DSD原理基板で全ての音を出す事が出来る？って問題が有ります。


とりあえず、AK4137を通す通さない、両方使える様に回路図を書いて行こうと思います。・・・

（結構複雑になってきたな）
追記
https://sites.google.com/site/de0defpga/verilog-hdl/dsd-mod?authuser=0
ここで紹介されているコード使えば、FPGA使ったDSD変換出来るけど
①PCM信号LR分離>DSD変換>信号バッファ>スピーカーの距離で各chの信号取り出しタイミングを調整>BCLKのタイミングにて出力

②PCM信号LR分離>信号バッファ>アンプの距離で各chの取り出しタイミングを調整>BCLKのタイミングてDSD変換出力

二種類方法があるなー。でも②だと変換モジュールが8個要るのか・・・・


肝心のDSD変換モジュールのコードはこれ。
module DeltaSigmaMod(DSD_out, DA_in, clk, rst_n);

input clk, rst_n;

input [23:0] DA_in;

output DSD_out;

reg [24:0] DSD_reg;

always @(posedge clk or negedge rst_n)

begin

if (!rst_n) begin

DSD_reg = 0;

end

else begin

DSD_reg <= DSD_reg[23:0] + (DAin ^ 24'b1000_0000_0000_0000_0000_0000);

end

end

assign DSD_out = DSD_reg[24];

endmodule

追記2>AK4495DM基板に直接音源突っ込んでみたけどやはり刺さる。
つまりAK4137が原因ではない。