サンプリングレートを判定する

combo384は以下の様に4ビット信号でサンプリングレートを識別出来る端子があるのですがSPDIF入力で使っているwm8805の基板にはその様なものはついておらず44.1Kか48Kか96Kかがわかりません。




そのままDACに送るだけなら問題無いのですが、タイムアライメントの遅延秒数をどのサンプリングレートでも維持するにはサンプリングレートを識別してディレイ値を任意に変更する必要があります。

と....いう事で下の赤枠部分を作ってみました。





判定方法ですがI2S信号のみで判定するのは少々難があるので、今回はFPGAボードに実装している100MHzのクロックを使ってLRCKがOFFの時に何個カウントするかで判定するようにしました。
DSD信号はデフォルトで2.8MHz固定にしてますのでメインはPCMのみ。

100MHzの周期は0.01μsになるのですが何回カウントできるか計算すると

44.1KHz=約1134回
48KHz=約1042回
96KHz=約521回
192KHz=約261回

それをさらに2進数に変換すると
1134=0100 0110 1110
1042=0100 0001 0010
521=0010 0000 1001
261=0001 0000 0101


下位5ビットを切り捨てて何となく範囲を持たせてみることにします。




回路はLRCKがOFFの時にカウントし、ONの時レート判定&レジスタ値書き換えをします。
サンプリングレートを表す3ビット信号との関係は以下の通り設計してます。

44.1KHz=001
48KHz=010
96KHz=011
192KHz=100
DSD64=101

テスト用にLEDの右3個に先ほどの値を表示させてチェックしてみます。ちなみに1だとLEDが光ります。


44.1KHz(001)




48KHz(010)




96KHz(011)




192KHz(100)



※間違えてたので差し替え...



DSD64(101)





初期の回路は安定性が悪かったのですが、もろもろ見直しをした結果、何とか動いているようです(^_^;)
これで入力を自動判定して遅延量の自動調節ができるようになりました。

ちょこっとづつ進んでおります。